

Cuestionario previo (lab 2)

Jose Emanuel Varela, Andres Madrigal, Santiago Chavarria, Thomas Reed

1. Investigue sobre la arquitectura RISC-V. Preste especial atención a las instrucciones que forman parte del conjunto básico de instrucciones para números enteros de 32 bits, RV32I.

La arquitectura RISC-V es una arquitectura de conjunto de instrucciones (ISA) abierta, modular y basada en el paradigma RISC, diseñada para ser simple, eficiente y flexible. A diferencia de arquitecturas propietarias como x86 o ARM (licencias cerradas), RISC-V permite implementar procesadores sin restricciones comerciales, lo que la hace especialmente útil en educación, investigación, sistemas embebidos y diseño en FPGA.

El conjunto RV32I corresponde al núcleo base obligatorio de instrucciones enteras de 32 bits dentro de RISC-V. Define el funcionamiento mínimo que debe tener cualquier procesador compatible con esta arquitectura. Incluye 32 registros de propósito general (x0 a x31) de 32 bits, donde el registro x0 siempre vale cero, lo que simplifica el diseño del hardware. Todas las instrucciones tienen longitud fija de 32 bits, lo que facilita la decodificación y mejora la eficiencia del pipeline.

2. Investigue que es un toolchain para desarrollo de software empotrado (embedded).

Un toolchain para desarrollo de software empotrado (embedded) es un conjunto de herramientas de software que trabajan juntas para crear, compilar, enlazar, depurar y cargar programas en un sistema embebido, como microcontroladores, FPGAs o procesadores dedicados (por ejemplo, RISC-V, ARM o ESP32).

A diferencia del desarrollo para computadoras personales, en sistemas embebidos el programa normalmente se crea en una computadora anfitriona (host) pero se ejecuta en un dispositivo diferente llamado target. Por eso el toolchain incluye herramientas especiales llamadas cross-tools, que generan código para otra arquitectura distinta a la del computador donde se programa.

3. Investigue como se elabora un mapa de memoria de un procesador.

Un mapa de memoria de un procesador es una representación organizada del espacio de direcciones disponible, donde se define qué rangos de direcciones corresponden a

memoria de programa (ROM o Flash), memoria RAM, periféricos y registros de control. Es fundamental en sistemas embebidos porque permite al programador saber exactamente dónde se almacenan los datos, el código y cómo se accede al hardware.

Para elaborar un mapa de memoria, primero se determina el ancho del bus de direcciones del procesador, ya que este define el tamaño total del espacio direccionable. Luego se identifican los tipos de memoria presentes en el sistema, como Flash, RAM, EEPROM y registros de periféricos. Posteriormente, se consulta la documentación técnica del fabricante (datasheet o manual de referencia), donde se especifican las direcciones base y tamaños de cada bloque de memoria. Con esta información se asignan los rangos de direcciones correspondientes a cada componente, organizando claramente qué zona del espacio de memoria corresponde a cada recurso del sistema.

4. Investigue el protocolo de bus AXI-Lite, indentifique el uso de cada señal.

El protocolo AXI-Lite (Advanced eXtensible Interface Lite) es una versión simplificada del estándar de comunicación AXI, perteneciente a la arquitectura AMBA desarrollada por ARM. Se utiliza principalmente en sistemas embebidos y diseños con FPGA para la comunicación entre el procesador y periféricos mediante acceso a registros de control. A diferencia del protocolo AXI completo, AXI-Lite solo permite transferencias simples de una palabra por operación y no soporta transferencias en ráfaga, lo que reduce la complejidad del hardware y facilita su implementación.

El protocolo AXI-Lite opera mediante cinco canales independientes. El canal de dirección de escritura utiliza las señales AWADDR, que transporta la dirección donde se escribirá el dato, AWVALID, que indica que la dirección es válida, y AWREADY, que confirma que el receptor puede aceptarla. El canal de datos de escritura emplea WDATA para transportar el dato,WSTRB para habilitar los bytes válidos dentro del dato, WVALID para indicar que el dato es válido y WREADY para confirmar su recepción. El canal de respuesta de escritura utiliza BRESP, que informa el resultado de la operación, BVALID, que indica que la respuesta es válida, y BREADY, que confirma que el maestro la ha recibido.

5. Investigue sobre el uso de memorias RAM y ROM en FPGA. Tanto memorias internas como externas en la FPGA.

En una FPGA, las memorias RAM y ROM se utilizan para almacenar datos temporales, programas, tablas de consulta y configuraciones necesarias durante la ejecución de un sistema digital. Estas memorias pueden ser internas (dentro del chip FPGA) o externas (conectadas fuera del chip), dependiendo de los requerimientos del diseño.

Las memorias internas de la FPGA incluyen principalmente Block RAM (BRAM) y memoria distribuida. La BRAM es memoria dedicada dentro del dispositivo que permite almacenar datos con acceso rápido y eficiente, siendo comúnmente utilizada para buffers, pilas, colas FIFO, almacenamiento temporal de variables o programas en sistemas embebidos como procesadores RISC-V implementados en FPGA. La memoria distribuida, por su parte, se construye utilizando las LUTs (Look-Up Tables) del dispositivo y se emplea para pequeñas cantidades de datos o tablas de consulta. Además, la ROM interna suele implementarse usando BRAM o LUTs para almacenar constantes, firmware inicial o tablas precalculadas.